### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-135275

(43)Date of publication of application: 08.05.1992

(51)Int.CI.

G06F 15/347

G06F 9/38

G06F 9/38

(21)Application number: 02-258124

(71)Applicant : FUJITSU LTD

(22)Date of filing:

27.09.1990


(72)Inventor: NAKATANI SHOJI

#### (54) PIPELINE CONTROL SYSTEM

#### (57) Abstract:

PURPOSE: To detect trouble of a control circuit at the time of a clock stop in its early stage by providing a clock stop means which stops a clock forcibly from outside by an integral multiple of the number of interleaved pulses.

CONSTITUTION: A clock stop circuit 12 outputs one pulse after stopping the clock by an integral multiple of the number of interleaved pulses, and the integer can be set from outside. Therefore, the clock period is delayed by the integral multiple of the number of interleaved pulses. A selecting circuit 13 performs stop control over arithmetic pipelines 3-1 - 3-m, a vector register 2, an instruction control part 6, etc., normally according to a signal sent from a stop signal generation part 5, but performs the stop control over them according to a signal sent from the clock stop circuit 12 once an external setting signal is sent. Consequently, the trouble can be detected in its early stage.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### 19日本国特許庁(JP)

⑩ 特許 出願公開

❸公開 平成4年(1992)5月8日

## ◎ 公 開 特 許 公 報 (A) 平4−135275

⑤Int. Cl. 5 識別記号 庁内整理番号 G 06 F 15/347 A 6798-5L 9/38 3 1 0 E 7927-5B 3 1 0 G 7927-5B 3 8 0 X 7927-5B 15/347 D 6798-5L F 6798-5L

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称 パイプライン制御方式

②特 顧 平2-258124

②出 願 平2(1990)9月27日

@発明者中谷 彰二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社 神

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 山谷 皓榮

#### 明細書

#### 1. 発明の名称 パイプライン制御方式

#### 2. 特許請求の範囲

ブ数分だけクロックストップさせるように制御し たベクトル処理装置において、

外部から強制的にインタリーブ数の整数倍だけ クロックストップさせるクロックストップ手段 (13)を設け、

クロックストップ時の制御回路の降客を早期に 検出可能にしたパイプライン制御方式。

3. 発明の詳細な説明

(目次)

概要

産業上の利用分野

従来の技術 (第3図~第6図)

発明が解決しようとする課題

課題を解決するための手段(第1図)

作用

実施例 (第2図)

発明の効果



(包证)

THE PARTY STREET, STRE

パイプライン団団方式に関し、


資はパイプラインを停止可管する可管回路及び 停止する給取回路の倫理矛盾なるいは買容を、関 えば放敗最際で早期に公出可能とすることを目的 とし、

少なくとも1つ乃至位数本のアクセスパイプラインと、1つ乃至位数本の質パイプラインを有対数本の質パイプラを有対数本のでクロックを有対数本のでクロックを有対数をではなり、ではないのでは、1つの

ク 0、パンク 1 … パンク 7 の 8 個のパンクにインタリーブされている。 なお、 54 図は、 第 3 図に示すベクトルレジスタ V R 。 及びその殿辺回路の接続状態説明図であり、メモリ副勧装記に対し、エレメント (データ) を 豆求したり、 豆求した エレメントを所定のパンクに ①込むベクトルロード 部 3 0 - 0、 3 0 - 1、 資算器 L U 0 で資算すべきエレメントをパンク 0 ~ パンク 7 より 辺訳的に 読み出す選択部 3 1 - 0、 3 1 - 1 を育する。

今、第5図の右上に示す如き命令を実行する 的合について説明する。ここで V L はベクトル・ロード、 V A D は加算を示し、ベクトルA として V R a を、ベクトルB として V R b をそれぞれベクトルレジスタにロードして、これらを加算することを示している。

従って、餌 5 図に示す如く、 錦 1 ロードパイプ ラインでは、ベクトルAをロードするため、 ①ア ドレス発生、 ②アドレス 登ญ ( 論程アドレス一段 アドレス) 、 ③メモリアクセス、 ②メモリ起動、 ③データフェッチ、 ③ベクトルレジスタのバンク



題記において、外部から独同的にインタリーブ数の登敗倍だけクロックストップさせるクロックストップ等を受け、クロックストップ時の関節回 国の配替を早期に始出可能に組成する。

#### (庭以上の列用分野)

本型羽はベクトルレジスタを行えたベクトル処 型選記において、ロードアクセスパイプラインと、 資はパイプラインがリンク助作するときの資宜パ イプラインの停止副御に関する。

#### 〔従来の技術〕

ベクトル流算装配は、第3図に示す如く、CPU20、ベクトル・ユニット21、母放又は複数の主配位装配22-0、22-1…、メモリ制御装配23を具仰している。そしてベクトル・ユニット21には、複数のベクトルレジスタVRo、VRi…と、資質器LU0、LU1…を具仰している。

ベクトルレジスタは、第4図に示す如く、バン

①含込みが行われる。これは、第1ロードパイプラインを第4図に示すベクトルロード部30−0 とすればこのベクトルロード部30−0及びメモリ副御装置で前記処理が行われる。

また、錦2ロードパイプラインをベクトルロード部30-1とすれば、ベクトルAのロードと並行して、ベクトルBのロードがベクトルロード部30-1等で行われる。

ベクトルレジスタにロードされたVRa、VR b は選択師31-0、31-1で飲み出され、泊 算器LU0で、第5図に示す加算ステージが実行 される。

ところで流江パイプラインは、ベクトルレジスタ上のデータを追旋処理するように組成されているが、アクセスパイプラインは、メモリ副御装記においてメモリアクセス殴合が起きるので、必ずしも所望のデータをベクトルレジスタに追旋供給できるとは限らない。

そのため、ロードパイプラインがベクトルレジ スタにデータをロードしこれを欲算パイプライン



が脱み出して処型を行うという、 両パイプライン <sup>(3)</sup> がリンク的作する場合には、このロードパイプラインのデータ機関の非辺欲性により、流江パイプラインのデータ(3)込みを追いだす危険がある。

これを回記するためには、降々ベクトルレジスタのインタリーブ分だけ(534 圏の例では 8 サイクル)資口パイプラインを停止して、口パイプラインの参照を合わせることが必要となる。

弱 6 図は、従来のベクトル処型装置におけるパイプライン創御を示すブロック圏である。

類6図において、1-1~1-nはロードアクセスパイプラインであり、図示省略された配位装置とベクトルレジスタ2との間のデータ伝送を行う。

2はベクトルレジスタであり、資質的数及び資 取中のデータを保持し、高辺アクセスが可能なレ ジスタ與である。

3 - 1 - 3 - mは演算パイプラインであり、ベクトルレジスタ 2 からデータを読み出しつつ演算し、資質結果をベクトルレジスタ 2 に容き込む。

nでは、ロードデータで込み予告信号7~1~7 - nと、リンク信号8-1~8-nを監視してお り、リンク信号8-1~8-nが有効なと音に、 ロードデータで込み予告信号7-1~7-nが経 効になると、資質パイプライン停止要求発生部4 - 1~4-nは資質パイプライン停止要求信号を 資質パイプライン停止要求信号を 資質パイプライン停止要求信号を

流江パイプライン停止信号発生部5では、流江パイプライン停止寝求発生部4-1~4-nの各々の停止寝求を監視し、1つでも寝求が発生していれば、流江パイプライン停止信号9をオンにして有効にし、流江パイプライン3-1~3-mを停止させる。

また流江パイプライン停止信号発生部5においては、前記停止要求が消滅しても、インタリーブされたベクトルレジスタ2を流江パイプライン3-1~3-mがアクセスするタイミングになるまでは、流江パイプライン停止信号9をかつにして 揺効にしないように調御している。

またこの資質パイプライン停止信号9はベクト



4-1~4-nは資質パイプライン停止要求発生部、5は資質パイプライン停止信号発生部、6は合金額額部である。

ロードアクセスパイプライン1-1~1-nにおいて、ロード合合資行中であり、ロードデータをベクトルレジスタ2に①含込めるとなには、ロードデータ①込み予告俗号7-1~7-nが例えばオンとなり、有動となる。即ち、メモリ問御遊記が、アクセス要求を行ったロードアクセスパイプラインに対し、メモリアクセスを行ったという俗号を退知するので、これによりそのロードパイプラインは、ロードデータ①込み予告信号7-1~1で1-nをオン(有効)にすることが可能となる。

ロードアクセスパイプライン1-1~1~nが 実行中のロード命令の実行完了を待たず、ロード アクセスパイプライン1-1~1~nが行込み中 のデータを演算パイプライン3-1~3~mが使 用するリンク協作モード中の時は、リンク信号8 -1~8-nはオンとなっている。

漬箕パイプライン停止要求発生部4-1~4-

ルレジスタ 2 に伝達され、資缸パイプライン 3 - 1 ~ 3 - mが停止したとき、ベクトルレジスタ 2 のレジスタアドレス等の関係を行わないようにす

命令制御部6は命令発信制御を行うものであり、信号10、11によりロードアクセスパイプライン1-1~1-n、資算パイプライン3-1~3-mを制御するものであるが、資質パイプライン3-1~3-mが停止している場合には、同じく 資質パイプライン停止信号9により命令発信を行わないように関御される。

#### [発明が浮次しようとする誤照]

この第6國に示す世来の方式では、流紅バイブライン停止信号発生部5から出力される沢箕パイプライン停止信号9によって浪江パイプライン3-1~3-mの停止、ベクトルレジスタ2のアドレス更新の制御、命令問御部6の命令発信の制御等、初難な制御を行う必要があり、そのため流江パイプライン3-1~3-mのクロックストップ



時の命令印御部6、資算パイプライン3-1~3 <sup>(4)</sup> -mの停止調御回路等の印御回路の町資を早期に 輸出しにくいという問題があった。

#### (似因を以決するための手段)

このため、交換例では、銅1圏に示す知く、クロックストップ回路12と超級回路13を殴ける。クロックストップ回路12は、インタリーブ酸の窓致倍だけクロックストップさせたのちパルスを1つ出力するものであり、その窓致の位は外部より設定できるように构成されている。従って、インタリーブ致の窓致倍だけクロック周期を辺延させる。

選択回路13は、退常の場合は停止信号発生部5から伝迎される信号にもとづき資口パイプライン3-1~3-m、ベクトルレジスタ2、命令闘御部6等の停止側御を行うが、外部設定信号が伝迎されるとクロックストップ回路12から伝迎される信号にもとづきこれらの停止副御を行うことになる。

4-1~4-nは資算パイプライン停止要求発生部であり、5は資算パイプライン停止信号発生部であり、資質パイプライン停止要求発生部4-1~4-nのいずれかから停止要求信号が出力されたとき、資質パイプライン停止信号を出力し資質パイプライン3-1~3-mの適作を停止させるように、制御するものである。勿給このとき、ベクトルレジスタ 2、命令制御部6の助作も停止されるものとなる。

6 は命令副御部であって命令発信副御を行い、 例えば信号10、11によりロードアクセスパイ プライン1-1~1-n、資質パイプライン3-1~3-mへの命令発信を劉御させるものである。

12はクロックストップ回路であり、外部より 指定されたインタリーブ欧分の登改倍だけクロックストップさせる回路である。このため、カウンタ12-1、設算部12-2、設算部12-3、レジスタ12-4等を具質している。受算部12-3はインタリーブ欧「8」が入力され、レジスタ12-4に外部設定された致値と受賞され、カ

#### (作用)

したがって、辺谷は、第6圏に示す従来のものと関係に関係させることができるが、その頃作をチェックしたい場合には、外部設定信号によりクロックストップ回路12及び退級回路13を3句して、クロックをインクリーブ頃の監徴倍だけ問題を大きくして起い頃作状態に買倒することができるの点を早期に貸出することができる。

#### (突悠例)

本発明の一変統例を鋭2圏にもとづき説明する・ 第2図において、第1圏、第6図と同一記号は 同一部分を示す。

第2図において、1-1-1-nはロードアクセスパイプラインである。2はベクトルレジスタであり、3-1~3-mは資口パイプラインである。

ウンタ12-1がこの桑耳仰に初期設定される。 そしてこの初期設定位が設订部12-2により 「-1」遠算されてゼロになったとき、クロック ストップ回路12はパルスを1つ出力する。

13は辺択回路であり、辺常は停止信号発生部5から伝迎された信号を出力するが、外部設定信号が入力されたとき、クロックストップ回路12から伝迎される信号を出力する。

物配の知く、退択回路13は、過常では停止信 号発生部5の信号を出力するので、ほ6圏に示す 従来のものと関数に30作する。

ところで、設計 監略やテスト 段階など何等かの 理由で不知の存在が予想されるような場合には、 外部設定信号により、レジスタ12-4に例えば 改位「2」を設定する。これにより受算部12-3では2×8-16が流算され、カウンタ12-1は16に初期設定され、クロックストップ回路 12はクロックストップ信号を出力する。このクロックストップ信号は、選択回路13を経由して、 前記の如く、流算パイプライン3-1~3-m、 ベクトルレジスタ 2 、命令制御部 6 に伝達され、動作停止状態となる。そしてカンウタ 1 2 - 1 が クロックにより「-1」波算 2 から 4 ロックストップ B 1 2 から 存 中止状態 かかり できる。これにより前記動作停度期が前になりががより前により前に対象により前に対象により前により前により前によりが前になり、これにより前によりである。それできる。それできる。ではいりできる。

勿論、レジスタ12-4に設定する整数は、特定値に限定されるものではなく、適宜選択できるものである。

#### (発明の効果)

本発明によればクロックストップ期間が外部設 定信号により自由に与えられるようにしたので、

6 ……命令制御部

12…クロックストップ回路

1 3 ……選択回路

特許出職人 富士递株式会社 代理人弁理士 山 谷 略 榮 (5) チェック対象に応じてこれを選定することにより クロックストップ時の各部の障害を正確にチェッ クすることが可能となる。従ってテスト中に設計 ミス等を検出することが容易となり、障害の早期 検出が可能となる。

#### 4. 図面の簡単な説明

第1図は本発明の原理説明図、 第2図は本発明の一実施例構成図、

第3図はデータ処理装置の概略図、

第4図はベクトルレジスタ説明図、

第5図は演算状態説明図、

第6図は従来例である。


1-1~1-n…ロードアクセスパイプライン

2 …ベクトルレジスタ


3-1~3-m…演算パイプライン


4 - 1 ~ 4 - n ···· 演算パイプライン停止要求発 生部

5…演算パイプライン停止信号発生部




第1図







データ処理装置 第3図



ベクトル レジスタ 試明図 第 4 図





從來例 第6図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.